新闻中心

首页 > 新闻中心> 行业新闻

浅谈碳化硅寿命中的挑战

发布时间:2023-05-17发布人:

引言

功率半导体作为电力电子行业的驱动力之一,在过去几十年里硅(Si)基半导体器件以其不断优化的技术和成本优势主导了整个电力电子行业,但它也正在接近其理论极限,难以满足系统对高效率、高功率密度的需求。而当下碳化硅(SiC)和氮化镓(GaN)等宽禁带半导体以其优异的电学和热学特性使得功率半导体器件的性能远远超过传统硅材料的限制。然而,目前宽禁带半导体的市场渗透率还比较低,只有当相应的制造技术足够成熟,成本具有竞争力时,才会实现大规模应用。足够的技术成熟度则意味着宽禁带(Wide Bandgap, WBG)半导体器件还需要不断改进和优化,今天我们就来聊聊碳化硅目前在可靠性和寿命方面有哪些主要的限制。

宽禁带半导体概述

宽禁带半导体,指的是价带和导带之间的能量偏差(带隙)大,决定了电子从价带跃迁到导带所需要的能量。更宽的带隙允许器件能够在更高的电压、温度和频率下工作。下图展示是目前较为热门的宽禁带半导体材料,碳化硅和氮化镓相对于硅的特性对比。


首先宽禁带半导体以其带隙命名,其禁带宽度为硅的3倍左右,意味着需要更大的能量来激发电子导电,这也解释了为什么WBG材料的击穿电场强度是传统硅材料的10倍。另外,禁带宽度也关系到最大工作温度,禁带宽度越大意味着本征载流子浓度越低,从而宽禁带半导体可以运行在比硅基更高的温度,因为功率半导体保持其性能的运行温度的前提是其本征载流子浓度低于电离掺杂浓度。

我们从理论上评估半导体材料时常用到Baliga优值(BFOM—Baliga’s Figure Of Merit),我们可以通过它来理解碳化硅的优势。

WBG由于其优越的BFOM,RDS(ON,sp)低于硅,在相同的芯片尺寸下,WBG功率器件的RDS(ON,sp)要小得多,从而导通损耗更低。对于给定击穿电压和RDS(ON),WBG拥有比硅更小的芯片尺寸,可实现更小的结电容和栅极电荷,从而降低了开关损耗。

碳化硅作为新一代的半导体材料,凭借其宽禁带、高击穿场强、高热导率等优异的性能,使得电力电子系统能够工作在更高电压、更高频率和更高功率密度。但相比于硅基器件,从碳化硅到碳化硅器件的整个生产工艺和技术还没有达到硅那样的成熟度,所以碳化硅的可靠性并没有表现得很突出,寿命甚至比硅基的小。

碳化硅可靠性

经过半个多世纪的发展,硅材料到器件的整个制造工艺已经相当成熟和完善,而碳化硅在这期间只是保持着研究和探索,直到近十多年才开始规模应用。随着碳化硅功率器件(主要集中在SiC MOSFET 和SBD)不断进入市场,应用中在验证它优异电学特性带来的优势时,对于其可靠性和寿命的考量也越来越重要,例如经常被提及的阈值电压漂移,短路鲁棒性以及封装技术等,这些因素使得碳化硅的可靠性受到了极大的挑战。

与硅相比,碳化硅具有更高的临界击穿场强以及其带来的更高的耐压和相同耐压下更薄和更小的漂移区电阻,但是更高的临界场强意味着碳化硅MOSFET的栅极氧化层面临着更高的电场强度。由于SiO2/SiC的介电常数比值ɛs/ɛox≈2.5,这意味着氧化层内部的电场强度约为碳化硅半导体中的2.5倍。SiO2的击穿电场强度约为10MV/cm,但基于目前的技术,为了保证良好的可靠性,碳化硅MOSFET最大允许氧化物的正向偏置约为3.5~4.0MV/cm,负偏置约为1.5~2.0MV/cm。

关于栅极氧化物的可靠性,我们实际应用中更为关注栅极阈值电压漂移。由于制造工艺导致SiC/SiO2界面的界面态密度(Dit)比Si/SiO2界面高出了近2~3个数量级,由此引起的栅极阈值电压不稳定性严重影响了碳化硅的可靠性。

当器件满足设计需求时,我们更多关注的便是可靠性,其中对于栅极可靠性经常通过高温栅极偏置验证,在高温环境(如175℃)下,对栅极施加特定的正栅极电压,在没有漏极电流的情况下存储1000小时。在此类“静态”的栅极偏置测试中,正栅极电压可以导致Vth正偏,相反,负栅极电压会导致Vth向下偏移。通常,这样的情况下阈值电压偏移在几百mV,这对于设计良好的栅极氧化层而言属于正常范围。然而,对于实际应用而言,HTGB并不能反映阈值电压不稳定性的实际情况,功率半导体器件在应用中大多处于正栅极偏置和高结温(Tj)的脉冲电流下,这种情况将会导致更大的Vth偏移,此处功率循环(PC)在评估模块不同材料相关的失效机制同时也能够更贴近实际工况地考量Vth偏移及其带来的影响。

除了永久性的阈值电压偏移,还发现在碳化硅MOSFET的开关过程中Vgs,on和Vgs,off应力下也会导致阈值电压的偏移。Vth的迟滞是可以完全恢复的,与其关断时的启动电压也就是Vg,off有关,并随着正栅极电压的增加而略有增加,此外研究表明跟具体的器件结构也有关系。

Vth的迟滞现象取决于界面态的充放电情况,当Vg,off为负值时,器件处于积累状态,供体陷阱捕获空穴,Vg,off负得越多,捕获空穴越多。当器件从积累到耗尽,再变成反转时,费米能级快速穿过碳化硅带隙,使得界面态进入非稳态,并发生供体陷阱的放电,导致Vth减小,Vg,off越小,Vth就越小。这将影响到碳化硅MOSFET的动态性能,Vth的减小变相地加快了开启,降低了开通损耗Eon;但同时也可能导致漏极电流的过调,从而增加开关损耗,加速器件老化。并且也会导致短路时峰值电流的增加,加剧短路工况。

另外,对于多并联的情况,由于Vth迟滞引起的不规则Vth减小将影响动态均流,从而降低器件的可靠性和使用寿命。虽然是可以恢复的,但对于开关速度更快的碳化硅而言,对于动态特性的影响还是不容忽视的,实际中合理的选取Vg,off和设计驱动参数显得尤为重要。

对于碳化硅MOSFET而言,另一个讨论较多的便是短路耐受时间(SCWT)。传统的硅基IGBT的耐受时间在10us左右,而碳化硅只有几个微秒(如2~4us),具体数值跟每家供应商的设计相关。

碳化硅的比沟道电阻我们可以用以下式子[3]表示,

图片

其中,Lch和Wch为沟道长度和宽度,μch为沟道迁移率,Cox为氧化层比电容,Vgs为驱动电压,Vth为阈值电压,W和S为MOSFET元胞宽度和间距。

可以看出,增加电子迁移率和优化结构可以达到降低沟道电阻的目的,但任何减小沟道电阻的措施都会相应地导致饱和电流密度的成比例增大,饱和电流密度可以表示为,

图片

从而影响到短路耐受时间tsc。短路耐受时间tsc我们可以表达为,

图片

其中,图片是材料密度,Cp为比热,Jd,sat为饱和电流密度,Ec为临界电场,WJ为JFET区的宽度,S为单元间距,ΔTmax为最大可接受温升,Vds为施加的漏源极电压,VB为器件耐压。

可以看出,短路耐受时间与临界电场成反比,所以碳化硅往往比类似等级的硅器件所能承受的短路电流短,而降低沟道电阻或进一步缩短短路耐受时间,需要进行权衡。较短的短路耐受时间对于实际应用中驱动电路设计提出了更高的要求,同时能否在较短的短路时间内保护住也成为碳化硅可靠性的一个重要话题。

半导体芯片、铜和陶瓷材料之间的热膨胀系数(CTE)在高温下的巨大变化会引起显著的热应力,限制着器件最高工作温度和寿命,同时由于绑定线引入的杂散电感,影响着电路的稳定性。随着碳化硅种种优异的性能,传统基于硅基的封装技术已无法很好地适应其高速发展的步伐。

基于碳化硅的高临界电场和低本征载流子浓度,碳化硅芯片工作在超过200℃的高温下,同时碳化硅的芯片尺寸更小带来了更大的热应力集中,传统封装的热应力几乎不能满足,需要引进新的封装技术,提高热机械可靠性。目前我们可以尝试采用不同材料的DCB或者AMB来提高碳化硅模块的性能,如AlN,Si3N4等。

同时,碳化硅更高的开关速度,对于杂散电感更为敏感,因此要求封装中更低的杂散电感,需要引入新的芯片互连技术。如更改绑定线的材料,如铜绑定线,或者铜带绑定;又如Semikron Danfoss推出的汽车级碳化硅模块eMPack,采用柔性薄膜进行芯片间的互联。

另外,Semikron Danfoss在功率循环AN 21-001的寿命模型中提到了根据芯片厚度等引入的修正因子kthickness

图片

对于耐压小于1200V的IGBT此因子为1,对于1700V的IGBT为0.65,而由于碳化硅材料的杨氏模量(弹性模量)约为硅的3倍,考虑到这个因素,对于耐压小于1200V的SiC此因子只有0.33。

所以,要想充分发挥碳化硅的性能,提高其可靠性和寿命,先进的封装技术是必不可少的,这也是目前大力发展的方向之一。

总结


碳化硅以其高临界电场和高热导率等优势给已经接近物理极限的硅半导体带来了延续,推动着电力电子系统的发展,但碳化硅并不像硅那样,经过多年的发展和多年的市场应用,技术和成本都已经相当成熟。虽然碳化硅有着相当优异的物理特性和电学特性,但是生产工艺的成熟度还没有达到和传统硅一样,就像上述栅极氧化层可靠性,短路鲁棒性以及封装等等依旧限制着碳化硅器件的可靠性和寿命。


相信随着碳化硅生产工艺和外部配套的不断发展,其可靠性和寿命将得到不断地提升。

转载微信公众号:半导体材料与工艺

声明:本文版权归原作者所有,转发仅为更大范围传播,若有异议请联系我们修改或删除:market@cgbtek.com