摘要 : Si 衬底因兼具大尺寸、低成本以及与现有 CMOS 工艺兼容等优势，使 Si 衬底上 GaN 基射频( RF) 电子材料和器 件成为继功率电子器件之后下一个该领域关注的焦点。 由于力学性质与低阻 Si 衬底不同，高阻 Si 衬底上 GaN 基外延材料生长的应力控制和位错抑制问题仍然困难，且严重的射频损耗问题限制着其在射频电子领域的应用。本文简 要介绍了 Si 衬底上 GaN 基射频电子材料的研究现状和面临的挑战，重点介绍了北京大学研究团队在高阻 Si 衬底上 GaN 基材料射频损耗的产生机理，以及低位错密度、低射频损耗 GaN 的外延生长等方面的主要研究进展。最后对 Si 衬底上 GaN 基射频电子材料和器件的未来发展作了展望。

    引 言

GaN 具有大禁带宽度、高电子迁移率、高饱和电子漂移速度等优良的特性，相 比 GaAs 基电子器件， GaN 基电子器件可工作在更高的电压下及具有更高的电流密度，相比于Si基射频电子器件，其具有更高的工作频率，这使得 GaN 特别适合大功率、高工作频率的射频电子器件应用。因此，在射频电子领域， GaN 基器件逐渐受到学术界和产业界的重视。根据材料外延衬底的不同，GaN 基射频器件的主要技术路线包括 Si 衬底上 GaN 和 SiC 衬底上 GaN 。因为 SiC 衬底的高热导率以及与 GaN 间较小的晶格失配，SiC 衬底上GaN目前发展得相对比较成熟，在相控阵雷达、通信等大功率射频领域有广泛的应用。然而，半绝 缘 SiC 衬底的高价格限制了其在民用领域的发展潜力。相比之下，Si 衬底具有大尺寸、低成本、易与 Si 基 集成电路工艺结合等优势，使得 Si 衬底上 GaN 基射频电子器件具有较高的产业化应用前景，近年来成为新的研究热点。北京大学研究团队近几年来针对 Si 衬底上 GaN 基射频电子材料外延生长中的关键科学和技术问题，围 绕高阻 Si 衬底上 GaN 基材料射频损耗的产生机理，以及低位错密度、低射频损耗 GaN 的外延生长等问题开 展了系统的研究工作，取得了一系列研究突破。

  Si衬底上GaN基射频电子材料的研究现状

Si衬底上GaN 基射频电子器件具有击穿电压高、电流密度大、工作频率高等优异特性，且兼具Si底的大尺寸、低成本、易与Si基CMOS工艺集成等优点，其有望推动GaN基器件在射频电子领域的产业化应用，是当前国际上氮化物半导体领域学术界和产业界关注的热点。高质量的外延材料是实现 GaN 基射频电子器件的基础。然而，GaN 与 Si 晶体之间具有较大的晶格失配 ( 16.9% ) 与热膨胀系数失配(56% ) ，因此 Si 衬底上 GaN 外延层不仅具有较高的位错密度，且由热失配带来的张应力将会使其具有较大的残余应变，甚至最终导致薄膜开裂。这将会严重影响 GaN 基电子材料与器件的性能和可靠性。此外，为了抑制在射频应用过程中的衬底损耗，衬底通常会采用高阻 Si，一般是通过区熔法(float zone，FZ) 制备的Si晶圆。与常规采用直拉法( Czochralski，CZ) 制备的 Si 晶圆相比，FZ-Si 通常含有较低的杂质含量，在常温下能表现出半绝缘特性，因此能降低一部分衬底损耗。然而，其力学强度相比 CZ-Si 要差，因此对 GaN 外延生长过程中的应力及翘曲的控制提出了更高的要求。尽管近年来国内外已发展出一 系列针对 Si 衬底上 GaN 及其异质结构的生长方法和技术手段，包括低温 AlN 插入层、AlN / GaN 超晶格缓冲层、Al 组分梯度渐变 AlGaN 缓冲层等方法，已能初步满足低阻 Si衬底上GaN基功率电子器件对材 料的要求; 然而目前高阻 Si 衬底上 GaN 及其异质结构材料仍然存在很高的位错密度，其应力/翘曲控制仍然困难，严重影响器件的性能及可靠性。此外，尽管采用高阻Si衬底，射频损耗仍然是阻碍Si衬底上GaN基射频电子材料和器件发展的关键瓶颈。其内涵是Si衬底上GaN基射频器件在信号传输时存在传输的损耗，这会造成信号精准性和器件工作效率的下降。Si 衬底上 GaN 基射频器件的射频损耗主要包括4个部分: 1) 导体损耗，也可称为传输线损耗。 这部分损耗主要与选择的传输线结构、几何尺寸、金属材料及工艺等因素相关，可以通过相对应的工艺优化 进行解决。2) 衬底损耗。这部分损耗可以通过使用高阻的 Si 衬底进行解决。3) 由于 Si 衬底和半导体界面的导电层带来的界面损耗。4) 无法避免的辐射损耗，这部分损耗通常可以忽略不计，只在严重失配或者特 殊的电路设计里才需要考虑。因此，主要起作用的还是前三个因素。其中，Si 衬底和半导体界面的导电层 带来的界面损耗是目前仍未有效解决的部分，也是当前射频损耗最重要的来源。因此，Si 衬底和氮化物界 面的寄生电导形成机理及其抑制方法就成了当前研究的重点。近年来,国内外各研究组针对上述问题提出了一些解决方案，取得了一些进展 : Luong 等采用高温-低 温-高温的方法生长 AlN 成核层，发现该方法可以抑制 AlN / Si 之间晶格失配导致的张应力，从而降低了由于 界面极化电场导致的射频损耗，10 GHz 下射频损耗为 0.4 dB/mm 。Chang 等通过降低 AlN 成核层生长温 度的方法抑制 Al 扩散导致的界面 p 型导电沟道，从而将射频损耗降至 0.2 dB / mm@10 GHz 。Mauder 等通过扩展电阻分布(spreading resistance profiling，SRP) 等测试方法确认了 Al 扩散是 AlN / Si 界面寄生电导的 成因，并同样通过降温生长的方式实现了低射频损耗的高阻 Si 衬底上 GaN 材料(0．2 dB / mm@ 28 GHz) ，同 时保持了较高的晶体质量及较低的翘曲值(＜20 μm) 。Zhan 等在 6 英寸( 1 英寸 = 2．54 cm) 高阻 Si 衬底 上，通过准二维成核的方法，实现了 2．2 μm 无裂纹 GaN 在 AlN 缓冲层上的直接生长，(002) / ( 102) 面 XRD 半峰全宽(FWHM) 为 457/509 arcsec，翘曲低至 8 μm 以下。尽管以上方法可以在一定程度上缓解 Si 衬底上 GaN 基射频电子材料面临的难题，然而当前 Si 衬底上 GaN 基射频电子器件性能仍远不及 SiC 衬底上 GaN 基 射频电子器件，其性能提高依赖于对材料更加深入的研究及相关技术的突破。

 高阻 Si衬底上大失配异质外延 GaN 基材料

高阻 Si衬底上GaN外延生长面临的挑战相比 SiC 衬底上 GaN，目前 Si 衬底上 GaN 基射频电子材料和器件仍不成熟，面临一系列挑战 : 1) Si 衬底 与 GaN 之间具有更大的晶格失配，这会导致 GaN 外延层中有更高密度的穿透位错，影响器件可靠性。2) Si 衬底与 GaN 之间具有较大的热失配，导致 Si 衬底上 GaN 存在较大的残余应力甚至开裂。3) 尽管采用了高 阻 Si 衬底，Si 衬底上 GaN 基器件的射频损耗相比 SiC 衬底上 GaN 基器件仍高出不少 。同时，器件高温 下还会进一步使高阻 Si 衬底中产生大量本征载流子，引起射频损耗进一步增加。这会严重影响器件性能， 包括输出功率、功率附加效率、增益等。4) Si 衬底自身相比 SiC 热导率较差，使其在大功率应用时散热性能不足。另外，Si 衬底与GaN之间的缓冲层通常包括 AlN 成核层、梯度渐变 AlGaN 三元合金或者AlN/AlGaN 超晶格等。复杂的过渡层设计会进一步增加 Si 衬底与 GaN 之间的热阻，影响器件散热。

总的来说，高阻Si衬底上GaN的外延材料晶体质量与 SiC 衬底上的 GaN 相比仍然存在不小的差距，应力/位错控制问题仍然困难，器件可靠性问题仍未解决，特别是严重的射频损耗问题限制着其在射频电子领域的应用。近年来研究发现，外延过程中 Al 向 Si 衬底的扩散是高阻 Si 衬底上 GaN 中寄生电导和射频损耗的主要来源，这就要求在外延生长过程中不仅要实现良好的应力/位错控制，还要协同考虑对该寄生电导的抑制，这对高阻 Si 衬底上 GaN 的外延生长提出了更大的挑战。因此，如何通过外延方法的改进以及结 构的设计综合解决上述难题，是当前亟待解决的问题。

转载微信公众号：宽禁带半导体技术创新联盟

声明：本文版权归原作者所有，转发仅为更大范围传播，若有异议请联系我们修改或删除：market@cgbtek.com